十进制加减计数器简介

　　
　　通过加计数时钟(cpu)可以获得加计数功能；通过减计数时钟(cpd)可以获得减计数功能；利用预置端po(20)、p1(21)、p2(22)、p3(23)和选通端pe实现预置数的设置；利用复位端r将输出数据清零。
　　
　　192的输出有输出端qo.qi、q2、q3及进位位输出端co和借位位输出端bo。
　　
　　192在作加计数时，从加计数时钟端cpu输入，这时的减计数时钟端cpd必须置1；同样，作减计数时，从减计数时钟端cpd输入，这时的加计数时钟端cpu必须置1；在预置数时，当预置数选通端pe为“0”时，预置数从预置端po、pl、p2、p3输入，送到输出端qo、q1、q2、q3。
　　
　　进位位输出端co在输出端qo、q1、q2、q3为1001（即十进制数“9”）并且同步加时钟脉冲的下降沿时为“0”；在加时钟脉冲的下一个上升沿到来时，进位位输出co回到“1”，即给出一个进位位的上升沿，这个进位位的上升沿可以作为高位192的加计数时钟脉冲。同样，借位位输出端bo在输出端qo、q1、q2、q3为0000（即十进制数“0”）并且减时钟脉冲的下降沿时为“o”；在减时钟脉冲的下一个上升沿到来时，借位位输出bo回到“l”，即给出一个借位位的上升沿，这个借位位的上升沿可以作为高位192的减计数时钟脉冲。
　　
　　192的真值表如下表所示。

　　从表中可以看出，在加计数过程中，随着输入的时钟脉冲数的增加(0~9)，输出从0000增加到1001，当输出为1001后进位位由高电平转变为低电平，随着加计数时钟脉冲的继续增加，输出由1001变为0000，同时进位位由低电位转变为高电位，给出进位脉冲的上升沿；同理，在减计数过程中，随着输入的时钟脉冲数的增加(0~9)，输出从1001减少到0000，当输出为0000后借位位由高电平转变为低电平，随着加计数时钟脉冲的继续增加，输出由0000变为1001，同时借位位由低电位转变为高电位，给出借位脉冲的上升沿。
　　
　　192的功能表如下表所示。

　　从表中可以看到，当清零端r为高电平“l”时，不管其他输入端如何，输出端均被清零，为0000；当pe端为“0”时192为预置数状态，无论加计数时钟和减计数时钟的状态如何，输出均与选通端相同，即与加计数时钟和减计数时钟的状态无关。只有在清零端为“0”、选通端pe为“1”时，计数时钟脉冲才会有效，但是需要注意的是，加计数状态时，减计数时钟必须为“l”；而减计数状态时，加计数时钟必须为“1”。
　　
　　选通端为“1”时选通端不起作用，输出端仅受加、减计数时钟的控制。
　　
　　通过上表的描述，可以得到192的主要波形图，如下图所示。

　　通过上表和上图的描述，就可以知道怎样使192正常运行了。

相关文章

• 上一篇： 将拨码开关用于驱动开关管来驱动继电器
• 下一篇： 基本晶体管放大器存在的问题