EPROM和RAM综合扩展的硬件接口电路

　　例1：采用线选法扩展2片8kb的ram和2片8 kb的eprom。ram芯片选用2片6264。扩展2片eprom芯片，选用2764。硬件接口电路如下图所示。
　　
　　(1)控制信号及片选信号。  地址线p2.5直接接到icl(2764)和ic3(6264)的片选ce(的反)端，p2.6直接接到ic2(2764)和ic4(6264)的片选ce(的反)端。当p2.6=0，p2.5=1时，ic2和ic4的片选端ce(的反)为低电平，ic1和ic3的ce(的反)端全为高电平。当p2.6=1，p2.5=0时，ic1和ic3的ce(的反)端都是低电平，每次同时选中两个芯片，具体对哪个芯片进行读／写操作还要通过psen(的反)、wr(的反)、rd(的反)控制线来控制。当psen(的反)为低电平时，到片外程序存储区eprom中读程序；当读／写信号rd或wr为低电平时，则对片外ram读数据或写数据。psen(的反)、wr(的反)、rd3(的反)个信号是在执行指令时产生的，任意时刻只能执行一条指令，所以只能有一个信号有效，不可能同时有效，所以不会发生数据冲突。
　　
　　(2)各芯片地址空间分配。 硬件电路一旦确定，各芯片的地址范围实际上就已经确定，编程时只要给出所选择芯片的地址，就能对该芯片进行访问。以下结合上图，介绍ic1、ic2、ic3、ic4芯片地址范围的确定方法。
　　
　　程序和数据存储器地址均用16位，po口确定低8位，p2口确定高8位。
　　
　　如果p2.6=0、p2.5=1，选中ic2、ic4。地址线a15～ao与p2、po对应关系如下：
　　
　　显然除p2.6、p2.5固定外，其他“×”位均可变。设无用位p2.7=1，当“×”各位全为0时，则为最小地址aoooh；当“×”均为1时，则为最大地址bfffh。所以ic21c4占用的地址空间为aoooh～bfffh共8 kb。同理ic1、ic3的地址范围为coooh～dfffh。4片存储器各自所占的地址空间见下表。
　　
　　表 4片存储器芯片地址空间分配
　　
　　　　　　
      ic2与ic4占用相同的地址空间，由于二者中一个为程序存储器，一个为数据存储器，3条控制线psen(的反)、wr(的反)、rd(的反)只能有一个有效。因此，即使地址空间重叠，也不会发生数据冲突。ic1与ic3也同样如此。
　　
　　上面介绍的是采用线选法进行地址空间分配的示例，下面介绍采用译码器法进行地址空间分配的例子。
　　
　　例2：采用译码法扩展2片8kb eprom和2片8kb ram。eprom选用2764，ram选用6264，共扩展4片芯片，扩展接口电路如下图所示。

      图中，74ls139的4个输出端，yo(的反)～y3(的反)分别连接4个芯片ic1、ic2、ic3、ic4的片选端。74ls139在对输入端译码时，yo(的反)～y3(的反)每次只能有一位输出为0，其他3位全为l，输出为o的一端所连接的芯片被选中。
　　
　　译码法地址分配，首先要根据译码芯片真值表确定译码芯片的输入状态，由此再判断其输出端选中芯片的地址。
　　
　　如下图所示，74ls139的输入端a、b、g(的反)分别接p2口的p2.5、p2.6、p2.7三端，g(的反)为使能端，低电平有效。当g（的反）=0、a=o、b=o时，输出端只有yo(的反)为o，y1(的反)～y3(的反)全为1，选中ic1。这样，p2.7、p2.6、p2.5全为o，p2.4～p2.o与po.7～po.o这13条地址线的任意状态都能选中ic1的某一单元。当13条地址线全为o时，为最小地址ooooh；当13条地址线全为l时，为最大地址1fffh，所以ic1芯片的地址范围为ooooh～1fffh。同理可确定电路中各个存储器的地址范围见下表。
　　
　　表 4片存储器芯片地址空间分配
　　
　　由上可见，译码法进行地址分配，各芯片的地址空间是连续的

相关文章

• 上一篇： AT89S51单片机与RAM的接口电路设计
• 下一篇： 用PE-51学习板制作花样流水灯的编程