创维SAA7158引脚功能表

SAA7158引脚功能表脚号符号类型功能描述1TEST1/AP输入测试操作管脚：连到Vss2Y0—0三态输出反馈数据到第二存储器：Y的0位3Y0—1三态输出反馈数据到第二存储器：Y的1位4Y0—2三态输出反馈数据到第二存储器：Y的2位5Y0—3三态输出反馈数据到第二存储器：Y的3位6Y0—4三态输出反馈数据到第二存储器：Y的4位7Y0—5三态输出反馈数据到第二存储器：Y的5位8VDD1供电数字供电电压（+5V）9VSS1地数字地10Y0—6三态输出反馈数据到第二存储器：Y的6位11Y0—7三态输出反馈数据到第二存储器：Y的7位12UV0—0三态输出反馈数据到第二存储器：Y的0位13UV0—1三态输出反馈数据到第二存储器：Y的1位14UV0—2三态输出反馈数据到第二存储器：Y的2位15UV0—3三态输出反馈数据到第二存储器：Y的3位16TEST2/SP输入测试偏移管脚：连到Vss17RE2-OUT输入重定可写信号到存储器218RE1-OUT输入重定可写信号到存储器119RSTR输入读存储器，uP接口和节目检测复位20RE2—IN输入可写信号到存储器2输入21RE1—IN输入可写信号到存储器1输入22BLN输入消隐信号23UPCL输入8051UART方式0时钟接口24UPDA输入/输出8051UART方式0数据接口25VSS2地数字地26CLK输入主时钟：名义上27（32）MHz27VDD2供电数字供电（+5V）28V1-0/Y2-0输入4：4：4中V的0位：第二存储器Y的0位29V1-1/Y2-1输入4：4：4中V的1位：第二存储器Y的1位30VI-2//Y2-2输入4：4：4中V的2位：第二存储器Y的2位31V1-3/Y2-3输入4：4：4中V的3位：第二存储器Y的3位32V1-4/Y2-4输入4：4：4中V的4位：第二存储器Y的4位33V1-5/Y2-5输入4：4：4中V的5位：第二存储器Y的5位34V1-6/Y2-6输入4：4：4中V的6位：第二存储器Y的6位35V1-7/Y2-7输入4：4：4中V的6位：第二存储器Y的7位36U1-0/UV2-0输入4：4：4中U的0位：第二存储器UV的0位37U1-1/UV2-1输入4：4：4中U的1位：第二存储器UV的1位38U1-2/UV2-2输入4：4：4中U的2位：第二存储器UV的2位39U1-3/UV2-3输入4：4：4中U的3位：第二存储器UV的3位40VSS3地数字地41U1-4/UV1-0输入4：4：4中U的4位：第二存储器UV的0位42U1-5/UV1-1输入4：4：4中U的5位：第二存储器UV的1位43U1-6/UV1-2输入4：4：4中U的6位：第二存储器UV的2位44U1-7/UV1-3输入4：4：4中U的7位：第二存储器UV的3位45Y1—0输入第一存储器Y的0位46Y1—1输入第一存储器Y的1位47Y1—2输入第一存储器Y的2位48Y1—3输入第一存储器Y的3位49Y1—4输入第一存储器Y的4位50Y1—5输入第一存储器Y的5位51Y1—6输入第一存储器Y的6位52Y1—7输入第一存储器Y的7位53VSS模拟地基准管脚：连到模拟地（VSSA）54RFHY模拟输入连C=100nF到模拟地（VSSA）55RFLY模拟输入连到模拟地（VSSA）56RFLC模拟输入连到模拟地（VSSA）57RFHC模拟输入连到模拟地（VSSA）58VDDA4模拟供电三个 参考模数转换阶梯信号发生器及输出缓冲的电流源的模拟电压59CUR模拟输入模拟输出缓冲电流输入（0.4mA从VDDA4=5V：接R=15K）60VDDA3模拟供电输出缓冲AY模拟供电61AY模拟输出模拟亮度Y输出62VSSA3模拟地输出缓冲AY模拟地63VDDA2模拟供电输出缓冲AN模拟供电64AU模拟输出模拟（B-Y）或-（B-Y）输出65VSSA2模拟地输出缓冲AU模拟地66VSSA1模拟地输出缓冲AV模拟地67AV模拟输出模拟（R-Y）或-（R-Y）输出68VDDA1供电输出缓冲AV模拟供电

---